EMV-konformes Leiterplatten- und IC-Design in der Entwicklung

Analyse der Schaltung, Bauelemente, Leiterplatte und Simulation

Veranstaltungstyp: Seminar

EMV ESD hdt.de
Die Experten vermitteln praxisorientiertes Know-how zum EMV-Verhalten und zur Analyse der... mehr
Informationen "EMV-konformes Leiterplatten- und IC-Design in der Entwicklung"
Die Experten vermitteln praxisorientiertes Know-how zum EMV-Verhalten und zur Analyse der Schaltung, der verwendeten passiven und aktiven Bauelemente und der Leiterplatte selbst, um geeignete Maßnahmen schnell und kostenneutral umsetzen zu können.

Zielsetzung

Erprobte EMV-Design-Regeln werden als Hilfestellung für die persönliche Anwendung im Tagesgeschäft vermittelt. Beispiele aus der Praxis stehen im Vordergrund, nicht die Vorstellung akademischer Betrachtungen. Neue Ansätze für die Betrachtung des EMV-Verhaltens werden gepaart mit neuen Ansätzen für die EMV-Beurteilung bereits vor der Musterphase.

Inhalt

Das Ziel dieses Seminars ist es, Kenntnisse über die Grundlagen eines EMV-gerechten Leiterplattendesigns zu vermitteln. Durch praxisnahe Beispiele erhält der Teilnehmer sowohl Einblick in eine strukturierte Vorgehensweise bei der Designerstellung, die neben der Stromlaufplanerstellung das EMV-Verhalten aktiver und passiver Bauelemente beinhaltet, als auch die Möglichkeiten einer simulationsunterstützten EMV-Analyse aufzeigt. Um ein tiefergehendes Verständnis zu vermitteln werden als Themenschwerpunkte die Emission und Störfestigkeit von integrierten Schaltkreisen sowie das EMV-Verhalten von Schaltnetzteilen behandelt. Als weiterer Seminarbeitrag wird das Thema High-Speed-Leiterplatten-Design anschaulich vorgestellt, dass mit einer Live-Simulation der Signalen Integrität den Abschluss der Veranstaltung darstellt.

Zum Thema

Die strukturierte Analyse der in einer Produktentwicklung vorkommenden Entwicklungsschritte ist entscheidend. Jeder einzelne Entwicklungsschritt liefert einen Beitrag zum EMV-Gesamtergebnis. Die getrennte Darstellung wird in diesem Seminar verdeutlicht. Eine Möglichkeit der präventiven EMV-Beurteilung ohne reale Muster wird vorgestellt.

Teilnehmerkreis

Ingenieure, Techniker, Layouter und Entwickler für elektronische Baugruppen

NETZWERKEN AM ABEND:
Nutzen Sie unser Rahmenprogramm, um wichtige Kontakte zu knüpfen, Inhalte zu diskutieren und zwanglos Netzwerke aufzubauen – Wir laden Sie herzlich zu einer Stadtführung und einem gemeinsamen Abendessen im Kreise der Seminarteilnehmer ein.

Prof. Dr.-Ing. Günter Keller, Fakultät für Elektrotechnik, Medientechnik und Informatik,... mehr
Leiter
Hartwig Reindl
Bereichsleiter EMV, AVL Trimerics GmbH, Regensburg
Referent
Prof. Dr.-Ing. Günter Keller
Fakultät für Elektrotechnik, Medientechnik und Informatik, Technische Hochschule Deggendorf
Referent
Felix Müller
Continental Automotive GmbH, Regensburg
Referent
Dipl.-Ing. (FH) Wolfgang Röhrner
EMV Simulation und Design Support, AVL Trimerics GmbH, Regensburg
Referent
Thomas Steinecke
Principal EMC Design Microcontrollers, Infineon Technologies AG, Neubiberg
Programm Tag 1, 9:00 bis 17:20 Uhr Kurze Einführung zum Konzept des Seminars Hartwig... mehr
Programm

Tag 1, 9:00 bis 17:20 Uhr


Kurze Einführung zum Konzept des Seminars
Hartwig Reindl

EMV auf Chipebene: Störaussendung
Dipl.-Ing. Thomas Steinecke

EMV auf Chipebene: Störfestigkeit und Messverfahren
Dipl.-Ing. Thomas Steinecke

Anwendung passiver Bauelemente zur Verbesserung der EMV
Dipl.-Ing. Felix Müller

Simulationsunterstützte EMV-Analyse
Dipl.-Ing. Felix Müller

EMV von Schaltnetzteilen
Prof. Dr.-Ing. Günter Keller

Stadtführung und gemeinsames Abendessen


Tag 2, 08:30 bis 16:00 Uhr


EMV auf Leiterplattenebene
Hartwig Reindl

Theoretische Grundlagen zu High-Speed-Design und Signal Integrity (SI)
Dipl.-Ing. (FH) Wolfgang Röhrner

Signal Integrity (SI) in der Praxis - Konkretes Simulationsbeispiel mit Freeware Tools
Dipl.-Ing. (FH) Wolfgang Röhrner 
Maßgeschneiderte Lösungen

Sie vermissen Inhalte oder suchen einen anderen Termin? Fragen Sie uns direkt unter 0201-1803-1 oder per E-Mail

information@hdt.de

Sie sind an einer individuellen Veranstaltung interessiert? Wir bieten auch maßgeschneiderte Inhouse-Lösungen!

Kontakt aufnehmen
Ort & Termin
Regensburg (Tagungszentrum ATRIUM IM PARK, Regensburg)
22.11.2017 09:00 - 23.11.2017 16:00
EMV-konformes Leiterplatten- und IC-Design in der Entwicklung Seminar zum EMV-Verhalten passiver Bauelemente und integrierter Bausteine über Einflussgrößen der Leiterplatte bis hin zum High-Speed-Design Regensburg (Tagungszentrum ATRIUM IM PARK, Regensburg) Im Gewerbepark D 80 Regensburg 93059 DE
1.060,00 € *1.160,00 € *

mehrwertsteuerfrei, einschließlich veranstaltungsgebundener Arbeitsunterlagen sowie Mittagessen und Pausengetränken

  • H160110477
Kontakt
Dipl.-Phys. Helmut Reff

Dipl.-Phys. Helmut Reff berät Sie gerne.

NEU
Neu in der Führung
04.06.2018 bis 05.06.2018
Neu in der Füh­rung Details
Zuletzt angesehen