EMV-konformes Leiterplatten- und IC-Design in der Entwicklung

Analyse der Schaltung, Bauelemente, Leiterplatte und Simulation

Veranstaltungstyp: Seminar

EMV ESD hdt.de© GraphicCompressor – fotolia.com
Die Experten vermitteln praxisorientiertes Know-how zum EMV-Verhalten und zur Analyse einer... mehr
Informationen "EMV-konformes Leiterplatten- und IC-Design in der Entwicklung"
Die Experten vermitteln praxisorientiertes Know-how zum EMV-Verhalten und zur Analyse einer Schaltung, der verwendeten passiven und aktiven Bauelemente und der Leiterplatte selbst, um geeignete Maßnahmen schnell und kostengünstig umsetzen zu können.

Zielsetzung

Das Ziel dieses Seminars ist es, Kenntnisse über die Grundlagen eines EMV-gerechten Leiterplattendesigns zu vermitteln. Durch praxisnahe Beispiele erhält der Teilnehmer Einblick in eine strukturierte Vorgehensweise bei der Designerstellung, die neben der Stromlaufplanerstellung das EMV-Verhalten aktiver und passiver Bauelemente beinhaltet und auch die Möglichkeiten einer simulationsunterstützten EMV-Analyse aufzeigt.

Inhalt

Erprobte EMV-Design-Regeln werden als Hilfestellung für die persönliche Anwendung im Tagesgeschäft vermittelt. Beispiele aus der Praxis stehen im Vordergrund, nicht die Vorstellung akademischer Betrachtungen. Neue Ansätze für die Betrachtung des EMV-Verhaltens werden gepaart mit neuen Ansätzen für die EMV-Beurteilung bereits vor der Musterphase.

Um ein tiefergehendes Verständnis zu vermitteln, werden als Themenschwerpunkte die Emission und Störfestigkeit von integrierten Schaltkreisen, das EMV-gerechte Leiterplatten-Design und das EMV-Verhalten von Schaltnetzteilen behandelt.

Als weiterer Seminarbeitrag wird das Thema High-Speed-Leiterplatten-Design anschaulich vorgestellt, dass mit einer Live-Simulation der Signalen Integrität den Abschluss der Veranstaltung darstellt.

Zum Thema

EMV-Probleme können schon während der Entwicklungsphase vermieden werden. Die strukturierte Analyse der in einer Produktentwicklung vorkommenden Entwicklungsschritte ist entscheidend, denn jeder einzelne Schritt liefert einen Beitrag zum späteren EMV-Gesamtergebnis.

Teilnehmerkreis

Ingenieure, Techniker, Layouter und Entwickler für elektronische Baugruppen

Prof. Dr.-Ing. Günter Keller, Fakultät für Elektrotechnik, Medientechnik und Informatik,... mehr
Leiter
Hartwig Reindl
Bereichsleiter EMV, AVL Trimerics GmbH, Regensburg
Referent
Prof. Dr.-Ing. Günter Keller
Fakultät für Elektrotechnik, Medientechnik und Informatik, Technische Hochschule Deggendorf
Referent
Felix Müller
Continental Automotive GmbH, Regensburg
Referent
Dipl.-Ing. (FH) Wolfgang Röhrner
EMV Simulation und Design Support, AVL Trimerics GmbH, Regensburg
Referent
Thomas Steinecke
Principal EMC Design Microcontrollers, Infineon Technologies AG, Neubiberg
Programm Tag 1, 9:00 bis 17:20 Uhr Kurze Einführung zum Konzept des Seminars Hartwig... mehr
Programm

Tag 1, 9:00 bis 17:20 Uhr

Kurze Einführung zum Konzept des Seminars

Hartwig Reindl

EMV auf Chipebene: Störaussendung
(Störquellen im IC, IC-Konfiguration für reduzierte Störemission, Angepasstes Leiterplatten-Design)
Dipl.-Ing. Thomas Steinecke

EMV auf Chipebene: Störfestigkeit und Messverfahren
(Störeinkopplung ins IC, IC-Konfiguration für höhere Störfestigkeit, IC-EMV-Testspezifikation (BISS))
Dipl.-Ing. Thomas Steinecke

Anwendung passiver Bauelemente zur Verbesserung der EMV
(Hochfrequenzverhalten passiver Bauelemente, Grundlagen Filterdesign)
Dipl.-Ing. Felix Müller

Simulationsunterstützte EMV-Analyse
(EMV Simulation DC-DC-Wandler, Anwendung Filterdesign, Analog Simulator)
Dipl.-Ing. Felix Müller

EMV von Schaltnetzteilen
(Aufbau und Funktionsweise von Schaltnetzteilen und Entstehung von Störungen, Störungsreduzierung durch geeignete Schaltungstechnik und Bauelemente sowie durch Leiterplattenlayout und Bauteilplatzierung)
Prof. Dr.-Ing. Günter Keller

Ab 18:30 Uhr: Stadtführung und gemeinsames Abendessen
Knüpfen Sie neue Kontakte, tauschen Sie Wissen aus und lassen Sie den Seminartag zusammen mit anderen Seminarteilnehmern in gemütlicher Atmosphäre ausklingen 

Tag 2, 08:30 bis 16:00 Uhr

EMV auf Leiterplattenebene
(Gestaltung Stromlaufplan, Massesysteme, Modul-Design, Entkopplung)
Hartwig Reindl

Theoretische Grundlagen zu High-Speed-Design und Signal Integrity (SI)
(Eigenschaften Digitale IOs, Leitungen: Wellenwiderstand und Terminierung, Lagenaufbau)
Dipl.-Ing. (FH) Wolfgang Röhrner

Signal Integrity (SI) in der Praxis - Konkretes Simulationsbeispiel mit Freeware Tools
Dipl.-Ing. (FH) Wolfgang Röhrner

Maßgeschneiderte Lösungen

Sie vermissen Inhalte oder suchen einen anderen Termin? Fragen Sie uns direkt unter 0201-1803-1 oder per E-Mail

information@hdt.de

Sie sind an einer individuellen Veranstaltung interessiert? Wir bieten auch maßgeschneiderte Inhouse-Lösungen!

Kontakt aufnehmen
Ort & Termin
Regensburg (Tagungszentrum ATRIUM IM PARK, Regensburg)
21.11.2018 09:00 - 22.11.2018 16:00
EMV-konformes Leiterplatten- und IC-Design in der Entwicklung Sie erfahren mehr zum EMV-Verhalten passiver Bauelemente und integrierter Bausteine über Einflussgrößen der Leiterplatte bis hin zum High-Speed-Des... Regensburg (Tagungszentrum ATRIUM IM PARK, Regensburg) Im Gewerbepark D 80 Regensburg 93059 DE
1.060,00 € *1.160,00 € *

  • H160110548
Ihre Vorteile
  • EMV-Know-how von Experten
  • Simulationsansätze zur EMV-Beurteilung
  • Live-Simulation mit LTspice
Kontakt
Dipl.-Phys. Helmut Reff

Dipl.-Phys. Helmut Reff berät Sie gerne.

KVP und KAIZEN
25.03.2019 bis 26.03.2019
KVP und KAI­ZEN Details
Call for Papers
TechnoBond
15.05.2019 bis 16.05.2019
Tech­no­Bond Details
Zuletzt angesehen