Grundlagen für ein optimiertes Leiterplattendesign

Neben den Grundlagen für Einsteiger wird der komplette Prozess vom Schaltungsträger... mehr

Grundlagen für ein optimiertes Leiterplattendesign

Neben den Grundlagen für Einsteiger wird der komplette Prozess vom Schaltungsträger (Leiterplatte) bis zur fertigen elektronischen Flachbaugruppe bzw. zum fertigen Modul nach neuesten wirtschaftlichen und technologischen Erkenntnissen (RoHS Konformität) dargestellt. Dabei werden die unterschiedlichen Anforderungen einzelner Branchen, wie der Automobilindustrie und der mobilen Kommunikation, besonders beleuchtet.

Sie erhalten eine Übersicht zu den technologischen Trends bei RoHS-konformen Leiterplatten und erfahren, wie Sie Bauelemente optimal integrieren können. Ziel muss dabei ein fertigungsgerechtes Leiterplattenlayout sein. Voraussetzung dafür ist, schon frühzeitige bei der Layoutgestaltung und Konstruktion der Baugruppe die Anforderungen des EMV- und High-Speed Design zu berücksichtigen.

Zum Thema

HDI-, HF- und Dickkupfer-Leiterplatten – die Anforderungen an den Entwickler und Designer elektronischer Schaltungen werden immer komplexer. Aus Kostengründen werden Standardleiterplatten vermehrt aus Fernost kommen. Um auf dem Markt bestehen zu können, müssen europäische Unternehmen innovative Produkte flexibel und schnell entwickeln. Viele Funktionalitäten werden auf der Leiterplatte integriert bei gleichzeitiger Miniaturisierung. Durch ein geeignetes Design und die richtige Wahl der Materialien können zusätzliche Funktionen und eine höhere Strombelastbarkeit in modernen Leiterplatten implementiert werden.

USP

Optimiertes Leiterplattendesign
senkt die Kosten bei höherer
Funktionalität und Zuverlässigkeit

Programm

Tag 1, 09:00 - 17:20 Uhr

09:00 Begrüßung und Vorstellung der Teilnehmer

09:30 Leiterplattentechnologien im Überblick
(Basismaterialien; Oberflächentechnologien; Leiterplattentechnologien – Status quo und Trends – für Hochstromanwendungen – für Hochfrequenzanwendungen – zur Integration von Funktionalitäten; kostenoptimierte Leiterplattenproduktion)
Ralf Fiehler

11:30 High-Speed-Design
(Wodurch ist High-Speed definiert? Signalintegritätsprobleme – Was kann die Leiterplatte dafür? Impedanz von Leitungen – Warum ist das nötig? Impedanzkontrollierte Lagenaufbauten – Qualitätskriterien; Differentielle Impedanz und GHz-Bedingungen; Stromversorgung mit dünnen Innenlagen – Ist das nötig?)
Friedbert Hillebrand

12:50 Mittagspause
14:00 High-Speed-Design (Fortsetzung)
Friedbert Hillebrand

17:20 Voraussichtliches Ende des ersten Tages

18:15 Uhr Stadtführung und Erfahrungsaustausch zwischen Teilnehmern und Referenten bei einem gemeinsamen Abendessen

Tag 2, 08:30 - 16:00 Uhr

08:30 HDI-Leiterplattentechnologie
(Fertigungstechnologien; Aufbaukonzepte; Technologien zum Verschließen/ Füllen von Bohrungen; Designempfehlungen)

Leiterplattentechnologie für Hochstromanwendungen und Wärmemanagement
(Fertigungstechnologien von Dickkupfer- bis HSMtec-Technologie; Materialauswahl; Kostenbeeinflussung)
Ralph Fiehler

10:30 EMV-Design Leiterplatten
(Gestaltung des Stromlaufplans; Massenkonzepte; Fehler bei der Layouterstellung; High-Speed Signale; Beispiele von Leiterplatten-Simulation)
Hartwig Reindl

12:00 Mittagspause

13:10 EMV-Design Leiterplatten (Fortsetzung)
Hartwig Reindl

14:30 Integration von Bauelementen in Leiterplatten für Leistungselektronik und Hochfrequenz-Technik
(Grundlagen; Einbettung von aktiven Bauelementen; Packages, Module und Baugruppen mit eingebetteten Bauteilen; Leistungsmodule mit eingebetteten Leistungsschaltern; Anwendungsbeispiele)
Dr.-Ing. Andreas Ostmann

15:50 Zusammenfassung und Ausblick
Ralph Fiehler

Zielsetzung

Erfahrene Referenten aus der Industrie und Wissenschaft geben Empfehlungen und Ratschläge aus der Praxis, für ein optimiertes Leiterplattendesign sowohl für den Einsteiger als auch den Profi, der beim Blick über den Tellerrand und in der Diskussion mit Fachkollegen sein Wissen erweitern möchte.

Teilnehmerkreis

Fach- und Führungskräfte aus Unternehmen, die sich mit der Entwicklung/Konstruktion bzw. Fertigung und Prüfung von elektronischen Flachbaugruppen/ Modulen befassen

Verantwortliche und Mitarbeiter aus Entwicklung, Konstruktion, Technologie, Fertigung, Prüfung und Qualitätssicherung

Weiterführende Links zu "Grundlagen für ein optimiertes Leiterplattendesign"

mehr

Tab schließen

Referenten

Ralph Fiehler

Leiter Entwicklung, KSG GmbH, Gornsdorf

Ralph Fiehler beendete 1991 erfolgreich sein Fachschulstudium zum Maschinenbauingenieur. Sein beruflicher Werdegang führte ihn über verschiedenste leitende Positionen in der Fertigung und dem Qualitätsmanagement der FUBA Printed Circuits GmbH in Dresden im Jahr 2002 zur KSG GmbH. Hier trägt er als Prokurist Verantwortung für die Fachbereiche Forschung/ Entwicklung und Investitionen.

Friedbert Hillebrand

Electronic Design Consultant, Augsburg

Friedbert Hillebrand verfügt über 30 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplattendesign. Heute arbeitet er u.a. auch als freier Mitarbeiter für den FED. Er ist spezialisiert auf Baugruppen- und Gerätekonstruktion sowie EMV- und High-Speed Design.

Dr.-Ing. Andreas Ostmann

Gruppenleiter Embedding & Substrate Technologies, Fraunhofer Institut für Zuverlässigkeit und Mikrointegration IZM, Berlin

Hartwig Reindl

Department Manager EMC & Simulations, AVL Software & Functions GmbH, Regensburg

Herr Reindl ist seit 1989 im Fachbereich EMV tätig. 1995 wechselte er zu Siemens AT nach Regensburg und initiierte dort den zentralen EMV-Design-Support. Ab 2005 war er verantwortlich für die EMC-Engineering Teams und die EMV-Simulation bei der Continental Automotive GmbH. Heute arbeitet er für die Firma AVL Software and Functions GmbH und hat die Leitung für den Geschäftsbereich EMV/Simulation.

mehr

Tab schließen