High-Speed Baugruppen optimal designen

Wann ist eine Baugruppe “High-Speed“? Grundlagen über das physikalische Verhalten der... mehr

High-Speed Baugruppen optimal designen

Wann ist eine Baugruppe “High-Speed“?

Grundlagen über das physikalische Verhalten der Aufbau- und Verbindungskomponenten, unter anderem Leitungsimpedanzen, Verkopplungen, Reflexionen, Dämpfung und Abblockung von Leitungen, Mäanderleitungen, Durchkontaktierungen, Topologien, usw.
Schnelle Schaltelemente und deren Auswirkungen auf die Leiterplatte
Einfluss der kürzer werdenden Schaltzeiten auf Digitalschaltungen
Optimiertes Schaltungs- und Leiterplatten-Design
CAD-Layout von Hochfrequenzschaltungen
Berechnung der Impedanz von Leiterbahnen
Signalintegrität und EMV
Planung und Konstruktion impedanzkontrollierter Multilayer

Ein Highspeed-Design zeichnet sich nicht durch seine Taktrate aus, sondern durch seine enorm schnellen Schaltelemente und die entsprechenden Auswirkungen auf die Leiterplatte. Aus diesem Grund ist es so wichtig, dass diese Aspekte bei der heutigen und zukünftigen Leiterplattenentwicklung bekannt sind und berücksichtigt werden. Sehr wichtig ist dabei die gute Zusammenarbeit von Entwicklern und Layoutern. Die doch sehr komplexen Lösungsstrategien lassen sich nur in enger Teamarbeit umsetzen.

Nach jedem Kapitel finden während des Seminars schriftliche Übungen statt, um die Theorie in der Gruppe praktisch berechnen und diskutieren zu können.

Zum Thema

Highspeed-Designs werden zunehmend häufiger. Eine falsche Handhabung kann fatale Folgen haben:

Fehlerhafte Leiterplatten durch Übertragungsverzögerungen, Übersprechen, Übersteuerung und Überschwingen
Höhere Abstrahlung von Versorgungsnetzen und daraus resultierende kostspielige, zeitaufwändige EMV-Prüfungen und Zertifizierungen
Verzögerte Markteinführungszeiten und Budgetüberschreitungen
Designs ohne Ausnutzung der tatsächlichen Entwicklungsmöglichkeiten

Entwickler und Layouter von Hochfrequenzschaltungen wissen, dass sie die Impedanz von Leiterbahnen errechnen und bei der Erstellung des CAD-Layouts beachten müssen. Auch für viele normale Digitalschaltungen spielt die Impedanz der Signalleiterbahnen und der Stromversorgung aufgrund der kürzer werdenden Schaltzeiten (Signal-Anstiegsflanken) immer kleinerer Bauelemente zunehmend eine entscheidende Rolle. Die Elektronikindustrie muss sich folglich verstärkt mit dem Einsatz impedanzkontrollierter Leiterplatten auseinandersetzen.

Programm

1. Tag, 09:00 bis 17:00 Uhr

Einführung in “High-Speed” Design
(Wann ist eine Baugruppe “High Speed“, Wie die Industrie „High Speed“ vorantreibt, Das Ziel ist Signal Qualität, Systemanforderungen an High Speed, Anforderungen an Layout und Systemdesign)

Grundlagen – Signale auf Leitungen
(Anstiegszeit und kritische Leitungslänge, Impulse und HF-Spektrum, Impedanz elektrischer Leitungen, Widerstand, Induktivität und Kapazität, HF-Rückstromweg - Schlitze auf Masselagen)

Reflexionen und Leitungsterminierung
(Reflexionsmechanismus, Terminierungs-Strategien, Topologien, Bidirektionale Busterminierung)

2. Tag, 08:30 bis 17:00 Uhr

Leitungs-Topologien, Timing und Crosstalk
(Leitungs-Topologien, Induktive/ kapazitive Kopplung, Forward/ Backward Crosstalk, Koppelstärke und Designmaßnahmen, Differentielle Signalübertragung, Timing – Zeitkritisches Schalten)

Simulationsmodelle & Methoden
(Einfache Modelle vs. Reale Bauteile, Modelquellen, IBIS Modelle, Simulations-Methoden, Constraints Management, PCB Tool Flow)

3. Tag, 08:30 bis 17:00 Uhr

Stromversorgungssystem
(Impedanz der Stromversorgung, Spannungseinbrüche und Gegenmaßnahmen, Anforderungen an das Stromversorgungssystem, Abblocken mit Kondensatoren - VCC-GND Lagen, Resonanzen und Abstrahlung)

Planung & Konstruktion Impedanz kontrollierter Multilayer (Grundlagen)
(Materialien – Kerne, Prepregs, Kupferfolien, Microstrip und Stripline, Planung von Multilayern – Impedanzbestimmung, Lagenaufbau Varianten, Einfluss von Vias und Bauteilen auf die Impedanz)

Zielsetzung

Die Teilnehmer sind nach dem Seminar in der Lage, unter Berücksichtigung von physikalischen Anforderungen sowie der Spannungsversorgung, der Signalintegrität und der EMV zu erkennen, wann High-Speed-Baugruppen zum Einsatz kommen und wie diese zuverlässig funktionieren.

Teilnehmerkreis

Verantwortliche und Mitarbeiter aus Entwicklung, Konstruktion, Technologie, Fertigung, Prüfung und Qualitätssicherung
Layouter und Entwickler (vorzugsweise als Team) für elektronische Baugruppen mit erhöhten Anforderungen an EMV- und High-Speed-Anwendungen
Ingenieure und Techniker im Bereich Hardware-Entwicklung und Leiterplattendesign
Fach- und Führungskräfte aus Unternehmen, die sich mit der Entwicklung und Konstruktion bzw. Fertigung und Prüfung von elektronischen Flachbaugruppen/Modulen befassen

Weiterführende Links zu "High-Speed Baugruppen optimal designen"

mehr

Tab schließen

Referenten

Friedbert Hillebrand

Electronic Design Consultant, Augsburg

Friedbert Hillebrand verfügt über 30 Jahre Erfahrung in der Elektronik-Entwicklung. Von 1990 bis 2001 war er in der Entwicklung von High-End-Servern verantwortlich für Signal-Integritäts-Analyse und Leiterplattendesign. Heute arbeitet er u.a. auch als freier Mitarbeiter für den FED. Er ist spezialisiert auf Baugruppen- und Gerätekonstruktion sowie EMV- und High-Speed Design.

mehr

Tab schließen